PATENT ABSTRACTS OF JAPAN

(11)Publication number :

(43) Date of publication of application: 30.06.1998

(51)Int.CI.

G02F 1/1343 1/1333 G02F

G09F

(21)Application number: 09-279014

(71)Applicant: CANON INC

(22)Date of filing:

13.10.1997

(72)Inventor: MIYAWAKI MAMORU

NAKAZAWA TORU

FUKUMOTO YOSHIHIKO KUREMATSU KATSUMI

KOYAMA OSAMU

(30)Priority

Priority number: 08276532


Priority date: 18.10.1996

Priority country: JP

(54) MATRIX SUBSTRATE AND LIQUID CRYSTAL DEVICE. AND THEIR PRODUCTION. AND DISPLAY DEVICE (57) Abstract:

PROBLEM TO BE SOLVED: To obtain a matrix substrate free from unequalness in thicknesses in a pixel display region and a driving circuit region and a seal region exclusive of the pixel display region by providing at least either of the driving circuit region and sealing region with members consisting of the same material as the material of pixel electrodes and members consisting of the same material as the material of insulative members so as to form a continuous surface.

SOLUTION: The electrode materials embedded into grooves 280 regularly formed in the display regions 250, the driving circuit regions 260 and the sealing regions 270 are polished by using chemical and mechanical polishing. The surfaces of the pixel electrodes 12, the surfaces of the members 12' consisting of the same material as the material of the pixel electrodes 12 and the surfaces of the insulating members (composed of insulating materials 9) adjacent to these electrode 12 materials and the members 12' are formed continuous and flat to a mirror finished surface state and are formed flush with each other. If the liquid crystal device arranged with oriented films and liquid crystals is constituted by using such matrix substrates, not only high luminance is obtd. but the unequalness of the images is lessened and the execution of the high-grade image display is made possible.



LEGAL STATUS

[Date of request for examination]

24.11.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3249077

[Date of registration]

09.11.2001

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of rejection

[Date of extinction of right]

Searching PAJ

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出限公閱番号

特開平10-177181

(43)公開日 平成10年(1998) 6月30日

(51) Int.CL*		識別記号	ΡI		•
G02F	1/1343		G02F	1/1343	
	1/1333	505		1/1333	505
G09F	9/35	305	G09F	9/35	305

審査請求 未請求 請求項の数21 〇L (全 25 頁)


				(
(21) 出願番号	特膜平9 -279014		(71)出數人	000001007
•			, man in the	キヤノン株式会社
(22)出顧日	平成9年(1997)10月13日			東京都大田区下丸子3丁目30番2号
			(72) 発明者	
(31)優先權主張番号	特膜平8~276532		(10/)2/14	東京都大田区下丸子3丁目30番2号 キャ
(32)優先日	平 8 (1996)10月18日		-g g:	一ノン株式会社内
(93)優先梅主張国	日本 (JP)		(72)発明者	
	H (00)		いいたかわ	
		.		東京都大田区下丸子3丁目30番2号 キャ
		İ		ノン株式会社内
			(72)発明者	福元嘉彦
				東京都大田区下丸子3丁目30番2号 キヤ
		ŀ		ノン株式会社内
			(74)代理人	弁理士 山下 穣平
			· · · · · · · · · · · · · · · · · · ·	最終質に絞ぐ
	,			7274341CBL \

(54) 【発明の名称】 マトリクス基板と液晶装置とそれぞれの製造方法及び表示装置

(57)【要約】

【課題】 液晶素子の駆動回路の部品点数を削減し、1 チップ内に低消費電力でディジタルビデオ信号を高密度 の液晶素子に表示するととを課題とする。

【解決手段】 複数の走査線と複数の垂直信号線を有し、前記走査線と前記垂直信号線の交点にスイッチを介して画案電極が形成されている液晶装置において、映像信号がディジタル信号であり映像データを転送する水平走査回路と、前記水平走査回路の出力に同期して1画素分の前記映像データを記憶するデータラッチ回路と、前記データラッチ回路の出力をアナログ信号に変換するD/Aコンパータと、前記D/Aコンパータの出力に接続された複数の信号転送スイッチと、前記複数の転送スイッチのうち任意の1つを選択する手段とを有することを特徴とする。



【特許請求の範囲】

【請求項1】 複数の画素電極をマトリクス状に配して なる画索領域と、前記画索電極に電気信号を供給するた めの駆動回路傾域と、シール領域と、を有するマトリク ス基板であって

前記画索電極間には、該画索電極表面と連続な表面をな す絶縁性部材が設けられていて、前記駆動回路領域と前 記シール領域の少なくとも一方に、前記画素電極と同じ 材料からなる部材と前記絶縁性部材と同じ材料からなる 部材と、が連続な表面をなして設けられていることを特 10 徴とするマトリクス基板。

【請求項2】 前記画素電極表面と前記絶縁性部材表面 とは平坦な表面をなす請求項1に記載のマトリクス基 板。

【請求項3】 前記画素電極と同じ材料からなる部材の 表面と、前記絶縁性部材と同じ材料からなる部材の表面 とは平坦な表面をなす請求項1若しくは2に記載のマト リクス基板。

【請求項4】 前記画業電極表面、前記絶縁性部材表 記絶稼性部材と同じ材料からなる部材の表面は、ケミカ ルメカニカルポリッシング (CMP法) を用いて研磨さ れたものである請求項1乃至3のいずれか1項に記載の マトリクス基板。

【請求項5】 前記画紫電極の下部に遮光層が設けられ た請求項1に記載のマトリクス基板。

【 請求項8 】 複数の画素電極をマトリクス状に配して なる画素領域と、前記画素電極に電気信号を供給するた めの駆動回路領域と、シール領域と、を有するマトリク ス基板と、前記画素領域に対向する対向基板との間に液 30 晶材料を配して構成される液晶装置であって、

前記画素電極間には、該画素電極表面と連続な表面をな す絶縁性部材が設けられていて、前記駆動回路領域と前 記シール領域の少なくとも一方に、前記画素電極と同じ 材料からなる部材と前配絶縁性部材と同じ材料とからな る部材と、が連続な表面をなして設けられていることを 特徴とする液晶装置。

【請求項7】 前記画素電極表面と前記絶縁性部材表面 とは平坦な表面をなす請求項6に記載の液品装置。

【請求項8】 前記画素電極と同じ材料からなる部材の 40 表面と、前記絶縁性部材と同じ材料からなる部材の表面 とは平坦な表面をなす請求項8若しくは7に記載の被晶 装置。

【請求項9】 前記画素電極表面、前記絶縁性部材表 面、前記画素電極と同じ材料からなる部材の表面及び前 記絶縁性部材と同じ材料からなる部材の表面は、ケミカ ルメカニカルボリッシングを用いて研磨されたものであ る請求項6乃至8のいずれか1項に記載の液晶装置。

【請求項10】 前記画素電極の下部に遮光層が設けら れた請求項6に記載の液晶装置。

【請求項11】 請求項6に記載の液晶装置を配して機 成したことを特徴とする表示装置。

【請求項12】 液晶装置として反射型の液晶パネルを 用い、光源から発せられた光を該液晶パネルに照射し、 該液晶パネルの反射光を光学系を介してスクリーンに照 財して画像を表示する語求項11に記載の表示装置。

【請求項13】 前記反射型の液晶パネルとして、第 1、第2、第3の色画素の3つの色画素のうち第1、第 2の色画素の組み合わせを第1方向に、該第1、第3の 色画素の組み合わせを該第1方向と異なる第2方向に該 第1の色画素を共有するように配置した画素ユニットを 基板上に所定のビッチで2次元的に配列した画案ユニッ トアレイと、該第1方向と第2方向の2つの色画素のピ ッチを1ピッチとするマイクロレンズを複数個、該基板 上の画素ユニットアレイ上に2次元的に配列したマイク ロレンズアレイとを有する液晶パネルを使用する譜求項 12に記載の表示装置。

【請求項14】 複数の画素電極をマトリクス状に配し てなる面索領域と、前記画業電極に電気信号を供給する 面、前記画素電極と同じ材料からなる部材の表面及び前 20 ための駆動回路領域と、シール領域と、を有するマトリ クス基板の製造方法であって、

> マトリクス基板形成用の基板上に、前配画業電極が接続 される半導体素子領域及び前記駆動回路領域を形成した 後、前記半導体素子領域上、前記駆動回路領域上、及び 前記シール領域となる領域上に絶縁層を形成する工程、 前記絶縁層をバターニングして、前記画素領域に前記画 素電極形成用の溝を、前記駆助回路領域上の前記絶縁層 と前記シール領域となる領域上の前配絶縁層の少なくと も一方に前記画素電極と同じ材料を配するための溝を形 成する工程、前記第2種類の港に面素電極機成材料を堆 積させる工程、及び前記絶縁層表面と前記電極材料表面 とが連続する同一平面を形成するように前記電極材料堆 積面を研磨する工程、とを有することを特徴とするマト リクス基板の製造方法。

【請求項15】 前記研磨する工程は、ケミカルメカニ カルポリッシング (CMP法) を用いてなされる請求項 14に記載のマトリクス基板の製造方法。

【韵求項16】 前記絶縁層のパターニングは、CF。 /CHF, ガスを用いたエッチング工程を含む請求項1 4 に記載のマトリクス基板の製造方法。

【請求項17】 前記エッチングは、1.0丁orr以 下の圧力下で行なわれる請求項16に記載のマトリクス 基板の製造方法。

【請求項18】 複数の画素電極をマトリクス状に配し てなる画素領域と、前記画素電極に電気信号を供給する ための駆動回路領域と、シール領域と、を有するマトリ クス基板と、前記画素領域に対向する対向基板との間に 液晶材料を配して構成される液晶装置の製造方法であっ τ.

マトリクス基板形成用の基板上に、前記画索電極が接続

P. 125 RO: 3023 される半導体素子領域及び前記駆動回路領域を形成した 後、前記半導体素子領域上、前記駆動回路領域上、及び 前配シール領域となる領域上に絶縁層を形成する工程、 前記絶縁層をパターニングして、前記画素領域に前記画 業電極形成用の潮を、前記駆動回路領域上の前記絶縁層 と前記シール領域となる領域上の前記絶縁層の少なくと も一方に前記画素電極と同じ材料を配するための溝を形 成する工程、前記2種類の潔に画素電極構成材料を堆積 させる工程、及び前記絶縁層表面と前記電極材料表面と が連続する同一平面を形成するように前記電極材料堆積 面を研磨する工程、とを有するととを特像とする液晶装 置の製造方法。

【請求項19】 前記研磨工程は、ケミカルメカニカルポリッシング (CMP法)を用いてなされる請求項18 に記載の液品装置の製造方法。

【請求項20】 前記絶縁層のバターニングは、CF。 /CHF, ガスを用いたエッチング工程を含む請求項1 8に記載の液晶装置の製造方法。

【請求項21】 前記エッチングは、1.0Torr以下の圧力下で行なわれる請求項18に記載の液晶装置の 20製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、マトリクス基板、 該マトリクス基板と液晶を用いて画像・文字などを表示 する液晶装置及びこれを用いた表示装置、更にマトリク ス基と液晶装置の製造方法に関する。

[0002]

【従来の技術】今日、世の中はマルチメディア時代に入り、画像情報でコミュニケーションを図る機器の重要性 30 がますます高まりつつある。なかでも、液晶表示装置は、薄型で消費電力が小さいため注目されており、半導体にならぶ基幹産業にまで成長している。液晶表示装置は、現在、10インチサイズのノートサイズのパソコンに主に使用されている。そして、将来は、パソコンのみでなく、ワークステーションや家庭用のテレビとして、さらに画面サイズの大きい液晶表示装置が使用されると考えられる。しかし、画面サイズの大型化にともない、製造装置が高価になるばかりでなく、大面面を駆動するためには、電気的に厳しい特性が要求される。このた 40 め、画面サイズの大型化とともに、製造コストがサイズの2~3乗に比例するなど急激に増加する。

【0003】そこで、最近、小型の液晶表示パネルを作製し、光学的に液晶画像を拡大して表示するプロジェクション(投影)方式が注目されている。とれば、半導体の微細化にともない、性能やコストが良くなるスケーリング則と同様に、サイズを小さくして、特性を向上させ、同時に、低コスト化も図ることができるからである。これらの点から、液晶表示パネルを画来スイッチとして薄膜トランジスタ(thin Film Transistor)を用い

たTFT型としたとき、小型で十分な駆動力を有するTFTが要求され、TFTもアモルファスSiを用いたものから多結晶Siを用いたものに移行しつつある。通常のテレビに使われるNTSC規格などの解像度レベルの映像信号は、あまり高速の処理を必要としない。

【0004】とのため、TFTのみでなく、シフトレジスタもしくはデコーダといった周辺駆動回路まで多結晶Siで製造して、表示領域と周辺駆動回路が一体構造になった液晶表示装置ができる。しかし、多結晶Siで

も、単結晶Siにはおよばず、NTSC規格より解像度レベルの大きい高品位テレビや、コンピュータの解像度規格でいうXGA(extended Graphics Array)、SXGA(Super extended Graphics Array)クラスの設示を実現しようとすると、シフトレジスタなどは複数に分割配置せざるを得ない。この場合、分割のつなぎ目に相当する表示領域にゴーストと呼ばれるノイズが発生し、その問題を解決する対策がこの分野では望まれている。

【0005】また一方、多結品Siの一体構造の表示装置より、駆動力が極めて高い単結晶Si基板を用いる表示装置も注目を集めている。この場合、周辺駆動回路のトランジスタの駆動力は申し分ないので、上述したような分割駆動をする必要はない。このため、表示装置と周辺駆動回路との接続線間等のS/Nが高くなるためノイズの影響は小さくなり、ノイズなどの問題は解決できる。

【0006】 これらの多結晶Siでも、単結晶Siでも、各画素毎のスイッチング素子のドレインと反射電極とを接続して、反射電極と透明な共通電極と間に液晶を挟持して、反射型液晶素子を組み込んた反射型液晶素體を提供できる。

【0007】反射型の液晶装置については、光を画素電極で反射させて画像を表示することから透過型の液晶装置のように、スイッチング素子を構成する半導体層へ光が入射するのを抑えつつ関口率を大きくするといった必要はなくなることから、透過型の液晶装置に比べて、光を有効利用することができる。

[8000]

【発明が解決しようとする課題】しかしなから、反射型の液晶装置に要求される工夫で透過型にはないものとして大きな反射率を画素電極にもたせるということがある。この点に鑑みてなされた発明として特開平8-179377号公報に開示されたものがある。

【0009】当該公報には、ケミカルメカニカルポリッシング(Chemical Mechanical Polishing: CMP)を用いて、画素電極とパシベーション腹を研磨することが示されている。

【0010】とれたついて図28を参照しながら説明する。図28は、画素電極部の断面図である。

る。これらの点から、液晶表示パネルを画柔スイッチと 【0011】図28(A)に示すように、表面に凹凸の して薄膜トランジスタ(thin Film Transistor)を用い、50 あるパシベーション膜2011と画業電極2009とを 研磨する際に、パシベーション膜2011と画素電極2 009を共にエッチングするエッチャントを含む研磨材 を用いて、カミカルメカニカルポリッシングを行ない、 同図(B)に示すように画素電極2008とパシベーシ ョン膜2011とが平坦になるまで画素電極2009と パシベーション膜2011とを鏡面研磨する。こうする と画素電価2009と、バシベーション腱2011が平 坦になるので、画素電極2009上に直接配向膜を形成 することができ、更に、画索電極2009がフラットに なるので液晶にかかる電界を均一にすることができると 10 されている。また、特開平8-179377号公報で は、CMP技術を用いて研磨された液晶パネルの表面 は、周辺部がダレる傾向にあるととが指摘されており、 とれに対する対策として、ダミー画素を駆助回路と表示 画索エリアの間に設けるととが提案されている。 とれに ついて図29を参照しながら説明する。

【0012】同図(A)に示すように、反射型アクティ ブ・マトリクス・ディスプレイ・パネルは、基板200 1上に形成された表示画素エリア2017とその周辺部 に配置している信号・走査駆動回路2018との高さ (厚み)が異なるため、パネル表面に段差が生じてい る。そして、とのような凹凸の有るパシベーション膜 (酸化膜)2011の表面を、との酸化膜をエッチング するエッチャントを含む研磨材を用いて研磨すると、同 図(B) に示すように表示画素エリア2017の周辺部 でダレが生じてしまう。

【0013】 これを防止するために、同図(C)に示す ように、表示画素エリア2017と信号・走査駆動回路 2018との間に、表示画業エリア2017を取り囲む を配置した構成とする。そして、このような構成にする ととにより、同図 (D) に示すように、信号・走査駆動 回路2018との段差から多少のダレは生じるが、表示 画素エリア2017内の平坦性は保たれるとしている。 【0014】一方、本願出願人もCMPを用いた表示装 置の製造方法に関する提案を特願平8-178711号 で行なっている。

【0015】特願平8-178711号で本出願人が提 案した表示装置の製造方法は、各画素電極毎にスイッチ ングトランジスタを配したアクティブマトリクス基板 と、該アクティブマトリクス基板に対向する対向電極基 板と、の間に液晶を挟持してなる表示装置の製造方法で あって、前記画素電極の形成工程が、ケミカルメカニカ ルポリシングによる研磨工程を有する表示装置の製造方 法である。

【0018】また、との出願では、画業電極材料を堆積 させる前に、絶縁層をパターニングして溝を形成し、該 溝に電極材料を堆積されると共に絶縁層上にも電極材料 を堆積させた後、CMPを用いて電極材料を研磨し、絶 緑層と電極材料の表面を連続な平坦な面とすることを提 50 茶した。これによれば、画素電極間が絶縁層により良好 に埋められ、完全に凹凸がなくなる。よって、該凹凸に よって生じた乱反射や配向不良が防止され、高画質な画 像表示が可能となる。

[0017] 先に説明した特開平8-179377号公 報と、本願出願人が特願平8-178711号出願で提 案じた発明の大きな違いは、特開平8-179377号 公報では、画業電極材料2009を形成した後にパシベ ーション膜2011を形成し、次いでCMP研磨するの に対し、特願平8-178711号出願では絶縁層をバ ターニングして海を形成し、該海に電極材料を堆積させ た後CMP研磨する点である。特闘平8-179377 号公報では、ダミ〜画素を画業エリアと駆動回路との間 に設けることが開示されているものの、周辺部のダレは 避けられない。

【0018】一方、特願平8-178711号出願自体 も新規な発明を開示しているが、絶縁層をハターニング して画素電極材料を堆積させるマトリクス状の溝を形成 するに際しては、画素表示領域と、それ以外の周辺部に 配されるレジスタと溝の間隔、深さ等を考慮しなければ 20 全ての面索電極形成用の溝を均一に形成するのは難しい というととが判明した。

【0018】とれについて図27を参照しながら説明す る。図27(A)は、基板201上に画素のスイッチン グ素子として用いられる半導体層(不図示)と該スイッ チング素子を駆動する駆動回路部260を形成した後、 総縁層211を堆積形成し、絶縁層211中に画素電極 形成用の溝280を形成し、次に海280の中及び絶縁 層211上に電極材料213を堆積させた状態を示して ようにして、画像表示に寄与しないダミー画素2019 30 いる。とこで250は、画素表示領域、270はこのア クティブマトリクス基板と対向基板(不図示)を用いて 液晶材料をシールするためのシール領域である。図27 (A)では、画素表示領域250については、通常数 µ mから数十µmの大きさの画素電極形成用の溝280を 規則正しく形成する必要があるが、駆動回路領域280 上やシール領域270上にはこのような規則正しい港を 形成する必要はなく、画素表示領域250上と、それ以 外の駆動回路領域260やシール領域270上とでは、 レジストの配置に差が生じてくる。そとで、レジストの 配置や形成される溝の間隔、深さ等に注意したパターニ ングを行なわない場合には、図27(A)に示すように 溝280 nの深さが不均~なものとなってしまう。 図27 (B)は、CMPによる研磨を行なった後の状態を示し ており、表示領域250と、駆助回路領域260やシー ル領域270とでは、絶縁層211の厚みにむらを生じ てしまう。

> 【0020】本発明は上述した課題点に鑑み、なされた ものである。本発明の目的は、國素表示領域とその以外 の駆動回路領域やシール領域で厚みにむらのないマトリ クス基板を提案することである。

7

【0021】本発明の別の目的は、高輝度を実現させる ばかりでなく、画像のムラも低減し、高品位な画像表示 を実現し得る液晶装置を提案することである。

【0022】本発明の更に別の目的は、上記のマトリクス基板及び液晶装置を好適に製造し得る製造方法を提供することである。

[0023]

【課題を解決するための手段】本発明は、上記目的を解決するために、複数の画素電極をマトリクス状に配してなる画素領域と、前記画索電極に電気信号を供給するた 10 めの駆動回路領域と、シール領域と、を有するマトリクス基板であって、前記画索電極間には、該画索電極表面と連続な表面をなす絶縁性部材が設けられていて、前記駆動回路領域と前記シール領域の少なくとも一方に、前記画索電極と同じ材料からなる部材と前記絶縁性部材と同じ材料からなる部材と、が連続な表面をなして設けられていることを特徴とするマトリクス基板を提供することである。

【0024】また、本発明は、複数の画素電極をマトリクス状に配してなる画素領域と、前記画素電極に電気信 20 号を供給するための駆動回路領域と、シール領域と、を有するマトリクス基板と、前記画素領域に対向する対向基板との間に液晶材料を配して構成される液晶装置であって、前記画素電極間には、設画素電極表面と連続な表面をなす絶縁性部材が設けられていて、前記駆動回路領域と前記シール領域の少なくとも一方に、前記画業電極と同じ材料からなる部材と前記絶縁性部材と同じ材料とからなる部材と、が連続な表面をなして設けられていることを特徴とする液晶装置を提供することである。

【0025】さらに、本発明は、複数の画素電極をマト 30 リクス状に配してなる画柔領域と、前記画素電極に電気 信号を供給するための駆動回路領域と、シール領域と、 を有するマトリクス基板の製造方法であって、マトリク ス基板形成用の基板上に、前記画素電極が接続される半 導体素子領域及び前記駆動回路領域を形成した後、前記 半導体索子領域上、前記駆動回路領域上、及び前記シー ル領域となる領域上に絶縁層を形成する工程、前記絶縁 層をパターニングして、前記画素領域に前記画業電極形 成用の溝を、前記駆動回路領域上の前記絶縁層と前記シ ール領域となる領域上の前記絶縁層の少なくとも一方に 40 前配画業電極と同じ材料を配するための溝を形成する工 程、前配第2種類の滞に画素電極橡成材料を堆積させる 工程、及び前記絶縁層表面と前記電極材料表面とが連続 する同一平面を形成するように前記電極材料堆積面を研 磨する工程、とを有することを特徴とするマトリクス基 板の製造方法を提供することである。

【0026】また、本発明は、複数の画素電極をマトリクス状に配してなる画素領域と、前記画素電極に電気信号を供給するための駆動回路領域と、シール領域と、を有するマトリクス基板と、前記画素領域に対向する対向 50

基板との間に液晶材料を配して構成される液晶装置の製 造方法であって、マトリクス基板形成用の基板上に、前 記画素電極が接続される半導体素子領域及び前記駆動回 路領域を形成した後、前記半導体素子領域上、前記駆動 回路領域上、及び前記シール領域となる領域上に絶縁層 を形成する工程、前記絶縁層をパターニングして、前記 画素領域に前記画素電極形成用の溝を、前記駆動回路領 域上の前記絶縁層と前記シール領域となる領域上の前記 絶縁層の少なくとも一方に前記画素電極と同じ材料を配 するための海を形成する工程、前記2種類の海に画衆電 極構成材料を堆積させる工程、及び前記絶縁層表面と前 記電極材料表面とが連続する同一平面を形成するように 前記電極材料堆積面を研磨する工程、とを有することを 特徴とする液晶装置の製造方法を提供するととである。 【0027】また、本発明の液晶装置においては、駆動 回路領域とシール領域の少なくとも一方にも画素電極と 同じ材料からなる部材と絶縁性部材とが連続な表面をな して設けられているととから、画業電極の平坦性が画業 領域以外の周辺部においても得られ、更に画素領域自体 の平坦性も増したものとなる。とれにより、画像ムラを 低減させた高輝度、高品位な画像表示を実現できる。

[8500]

【発明の実施の形態】

[第1の実施形態]本発明の第1の実施形態によるマトリクス基板について、図1及び図2を参照しながら説明する。図1は、マトリクス基板形成用の基板1上に絶縁層9が設けられ、パターニングで絶縁層9中に形成された280中に電極材料を堆積させた状態を模式的に示している。図1においては、基板1上に画素のスイッチング素子として機能する半導体素子領域(不図示)と、画素スイッチング素子に電気信号を供給する駆動回路260を形成した後に、絶縁層9が形成されていて、絶縁層9の画素表示領域250上、駆動回路領域260上及びシール領域270(対向基板(不図示)との間に液晶材料をシールするために用いられる領域)上には、画素電極12の材料形成用の溝280が形成されている。

【0029】ことでは、画素表示領域250上と、駆動回路領域260上及びシール領域270上に、規則正しく溝280を形成することとしたため、画素表示領域250上と、それ以外の領域上に配されるレジストの配置に大きな差がないことから、画素表示領域250全面は勿論、それ以外の領域の絶縁層上に深さ、大きさにムラのない溝が形成できている。そして溝280の中及び溝280を越えて絶縁層9上にも画素電極12の電極材料が堆積している。

【0030】また、図2は、図1の状態の基板をCMP (Chemical Mechenical Polishing)を用いて研磨した状態を示している。図2では、画素表示領域250中に形成された溝280に画素電極12が、駆動回路領域26 0及びシール領域270に形成された溝280には画素 電極12と同じ材料からなる部材12′(例えば画素電極として機能するための電気的接続がとられていない電極)が設けられている。CMPについては、後述するが、ここでは、表示領域250と駆動回路領域260及びシール領域270に規則正しく形成された溝280に埋め込まれた電極材料をCMPを用いて研磨(実際には溝280を越えて絶縁層9上に堆積した電極材料を研磨の後、溝の中に堆積した電極材料と、溝280と溝280の間にある絶縁部材の表面を同時に研磨)することから、画素電極12の表面、画素電極と同じ材料からなる10部材12′の表面及びこれら電極材料12及び12′と隣接する絶縁部材(絶縁層9で構成)の表面は、連続で平坦、且つ鏡面状のものとなり、同一平面状となる。

【0031】とのようなマトリクス基板を用いて配向膜や液晶を配置した液晶装置を構成すると、高輝度が得られるばかりでなく、画像のムラも低減し、高品位な画像表示を行なうととができる。

【0032】図1及び図2に示した例においては、駆動 回路領域260及びシール領域270の両方の領域に電 極材料からなる部材12′を設け部材12′の表面を隣 20 接する絶縁部材の表面と連続にしてある。これは本発明 の最も好ましい形態であり、本発明の効果が最も顕著に あらわれる例であるが、本発明は、駆動回路領域260 あるいはシール領域270のいずれか一方の領域に電極 材料からなる部材12′を設け、部材12′の表面を隣 接する絶縁部材の表面と連続にした形態をも包含する。 【0033】本発明において使用される電極材料12と しては、表面が平坦で加工し易く、高反射が得られる材 料が望ましい。例えば、通常の配線用金属であるA1. AlSi, AlSiCu. AlGeCu, AlCの他、 Ti、Ta、W、Cr, Au、Agなどの金属、あるい はこれら金属の化合物を使用することが可能である。 【0034】本発明において、電極材料形成用の溝28

【0034】本発明において、電極材料形成用の海28 0が形成される絶縁層9は、酸化シリコン膜の他、例え は半導体分野で通常使用されている絶縁膜、層間絶縁膜 等を挙げることができる。具体的なものとしては、Si O, 膜、ブラズマCVD法により形成された酸化シリコ ン腹、熱CVD法により形成された酸化シリコン膜、オ ソンーTEOS(Tetraetoxy-Silane)を原料としてCV D法により形成された酸化シリコン膜、PSG(Phosph 40 o-Silicate Glass)膜、NSG(Nouclope Silicate Glass)膜、BPSG(Boro-Phospho-Silicate Glass)であ る。との他、SiN膜、Ta,O, 膜等も絶縁層として 使用することができる。

【0035】CCで、画素表示領域250上、駆動回路 領域260上、及びシール領域270上の絶縁層9中、 画素電極12材料を埋め込む為の議280をバターニン グにより形成するのに好ましい方法について説明する。 【0036】先に、画素電極12材料を、画素表示領域 250のみに形成し、駆動回路領域260上やシール領 50

域270上に形成しない場合には、画素表示領域250と駆動回路領域260やシール領域270とではレジストの配置に差が生じ、その配置の不規則性がパターニングに悪影響を及ぼすことについて述べた。 絶縁層8として酸化膜を用いた場合、エッチング装置としては、酸化膜系のエッチング装置、例えばCF。/CHF,ガス系平行平板型ブラズマエッチング装置が使用される。

10

【0037】一般に、この装置は被エッチング面積数% 一十数%程度のホールバターンのような、小閉口面積のエッチングに利用されるが、本発明における絶縁膜の加工では、電価材料を画素領域以外にも埋め込む必要があるため被エッチングを実施する必要がある。

【0038】また一般に、CF、/CHF、ガス系酸化 膜エッチングの反応機構は、エッチングそのものと、レ ジストから生ずるポリマー堆積の競合反応で行われる が、本発明のような、大閉口面積のエッチングを実施する場合には、エッチングそのものに寄与するエッチャン トの不足が大きく影響する。

20 【0039】そこで、酸化腹系エッチング(CF./C HF,系)において、エッチング条件を変えてエッチング特性を検討した。その結果を図8に示す。図8(a) はエッチング処理時のチャンパー内圧力が1.7Tor r時の特性図、図8(b)はチャンパー内圧力が1.0 Torr時の特性図である。

【0040】図8(a)に示すように、total圧力が1。7丁orrの条件で、デポジション性のガスCHF, そへらすど、たしかにポリマーの堆積は、減少するが、レジスト被複部に近い被エッチング部と違い被エッチング部でのエッチングレートの違い(ローディング効果)がきわめて大きくなり、使用が困難であることがわかる。

【0041】本発明者らは、実験を重ねた結果、ローディング効果をおさえるため、徐々にエッチング処理時のチャンパー内の圧力を下げていき、1.0Torr以下になるとローディング効果がかなり抑制され、かつデポジション性のガスCHF,を減らし、CHF,をゼロにしてCF。のみによるエッチングが有効であるととを見出した。

 【0042】即ち、図8(b)に示すように、処理時の 圧力が1.0Torrではローディング効果はCF、/ CHF, ガス比によらず低いレベルで抑制されており、 CF、のみのエッチングを行なうことによりポリマーが 堆積するという現象を抑制できた。

【0043】さらに、画素表示領域250のみに画素電極12を設ける構造では、画素電極12を設けるべく、画素表示領域250のみにエッチングにより絶縁層8に満280を形成するととになるので、画素表示領域250の画素電極領域にはほとんどレジストが存在せず、周辺領域には多量のレジストが配されることとなるが、こ

の場合、上述の条件を採用しても、多少のローディング 効果が発生し、安定したエッチング効果は得られなかっ たが、本発明の駆動回路領域260上やシール領域27 0上にも満280を設ける形態では、ローディング効果 が抑制でき、安定したエッチング効果が得られた。

【0044】本発明において使用可能なケミカルメカニ カルポリシング(CMP)は、研磨材中に含まれる化学 成分による化学的エッチング作用と、研磨材が本来有す る機械的研磨作用と、を利用して研磨を行なうものであ る。ケミカルメカニカルポリシング(CMP)の一例と 10 しては、研磨材に含まれる化学成分と、彼研磨試料表面 との化学反応により生する反応生成物を、研磨材と、研 磨布とを用いて機械的に研磨して除去するものが挙げら れる。CMPのプロセスとしては、研磨すべき被研磨試 料を回転可能な研磨へっドに取り付けた後、被研磨試料 表面を回転するプラテン(研磨定盤)に押しつけるとと により研磨を行なう。プラテンの表面にはバッド(研磨 布)が貼り付けられており、このパッドに付着したスラ リー(研磨材)によって研磨が進む。

【0045】CMPの装置として種々のものが販売され 20 ており、本発明においては、それらの装置を適宜用いる ととができる。

【0048】CMP装置としては、AVANTI472 (IPEC/PLANAR社製)、CMP-II (スピ ードファム社製)、EPO-113、EPO-114 (荏原製作所製), MIRRA (APPLIED MA TERIALS社製), 6DS-SP(STRASBA UGH社製) 等を挙げることができる。

【0047】スラリーとしては、Rodel社製のMS V-1000. XJFV-8048H. XJFV-8097B、XJFW-8099, Cabot社製のSEM I-SPERSE W-A355, SEMI-SPER SE FE-10, FUJIMI社製のPLANERL ITE-5101, PLANERLITE-RD-93 034, PLANERLITE5102, PLANER LITE-RD-93035, PLANERLITE-5103, PLANERLITE-RD-93036. STI社製のKLEBOSOL-20H12, KLEB OSOL-30H25, KLEBOSOL-30H5 O. KLEBOSOL-30N12, KLEBOSOL -30N25、KLEBOSOL-30N50等を用い ることができる。

【0048】研磨布としては、Rodel社製のIC~ 1000, IC-1400, IC-60, IC-53. IC-50, IC-45, IC-40, Suba 40 0. Suba 400H. Suba 500. Suba 600. Suba 800. MH S15A. MH S24A. MH C14A. MH C14B. MH C15A, MH C26A, MH N15A, MH N 24A. SupremeRN-H, Supreme R 50 ーニングし、Al電価209を形成する (図11

N-R, Whitex W-H, WhitexW-S. UR-100, XHGM-1158, XHGM-118 7. FUJIMI社製のSurfin XXX-5. S urfin 100. Surfin260S. Surf in 000, Surfin 194, Surfin 191, Surfin 192, Surfin 2-X. Surfin 018-3, Surfin 018 -0, Surfin Ol8, Surfin 200, Surfin 028, Surfin 024, Pol itex. PolitexDG. Politex Su prem, Unicorfam、帝人社製のSBL13 5, SBD1014, 6ZP09, RP3010P5, GQ8785, GQ9810, GQ9806, GQ98 13, GQ1070, GQ1110, GQ1300, N APCON社製の1000, 1000R, 1200, 1 200R, 1300, 1400, 2000, 2010, 2020, 4100, 4300, 4400, 4500, 4600, 4800, 4900, 5100, 5400等 を用いることができる。

【0049】ととで、CMPを用いたアクティブマトリ クス基板及び液晶装置の製造プロセスの1例について図 11、図1.2を参照しながら説明する。尚、図11、図 12においては、画素表示領域250の断面図が示され ており、駆動回路領域260、シール領域270は図示 されていないが、駆動回路領域260は、画素スイッチ を構成する半導体素子と同時に形成される。

【0050】不純物濃度が10¹¹cm⁻¹以下であるn形 シリコン半導体基板201を部分熱酸化し、LOCOS 202を形成する。該LOCOS202をマスクとして ポロンをドーズ量10¹¹ c m⁻¹程度イオン注入し、不純 物濃度1010m、程度のp形不純物領域であるPWL 203を形成する。との基板201を再度熱酸化し、酸 化膜厚1000オングストローム以下のゲート酸化膜2 04を形成する(図11(a))。

【0051】つぎに、リンを10²⁰cm⁻¹程度ドープし たn形ポリシリコンからなるゲート電極205を形成し た後、基板201全面にリンをドーズ量1012cm~1程 度イオン注入し、不純物濃度 1016cm-7程度のn形不 純物領域であるNLD206を形成する。

【0052】引き続き、バターニングされたフォトレジ ストをマスクとして、リンをドーズ量10¹ cm⁻¹程度 イオン注入し、不純物濃度10°°cm-1程度のソース、 ドレイン領域207.207 を形成する(図11 (b)) 🚁

【0.053】次に 基板201全面に層間膜であるPS G208を形成する。

【0054】更に、ソース、ドレイン領域207,20 7′の直上のPSG208にコンタクトホールをパター ニングし、スパッタリングによりALを蒸着した後パタ

(c))。このA1電極209と、ソース、ドレイン領 域207、207′とのオーミックコンタクト特性を向 上させるために、Ti/TiN等のバリアメタルを、A 1 電極209とソース、ドレイン領域207,207′ との間に形成するのが望ましい。

【0055】基板201全面にプラズマSiN210を 3000オングストローム程度、続いてPSG211を 10000オングストローム程度成膜する(図11 (d)),

【0056】プラズマSiN210をドライエッチング 10 ストッパー層として、PSG211を画索間の分離領域 のみを残すようにパターニングし、その後ドレイン領域 207 にコンタクトしているA1電極209直上にス ルーホール212をドライエッチングによりパターニン グする(図11(e)).

【0057】次に、基板201上にスパッタリング、或 いはEB(Electron Beam 、電子線)蒸着により、例え ばA1の画素電極213を10000オングストローム 以上成膜する(図12(饣))。

【0058】 こうして、 画素電極213の表面をCMP により研磨する(図12(g))。 この時、不図示であ るが、駆動回路領域及び、シール回路領域の電極材料表 面も研磨される。

【0059】具体的には、ストッパーとして絶縁部材で あるPSG211を越えて堆積した電極材料213を研 磨した後、電極材料表面と、絶縁部材211の表面や連 続で平坦な面となるまで研磨する。

【0060】とこでは、CMP装置として荏原製作所製 EPO-114、研磨布にRodel社製SUPREM E RN-H(D51)、スラリーにFUJIMI社製 30 PLANERLITE5102を用いて行なった。

【0061】上記の工程により形成されたアクティブマ トリクス基板の表面にさらに配向膜215を形成し、そ の表面にラビング処理等配向処理を施す。次いでとのア クティブマトリクス基板をスペーサ (不図示)を介して 対向基板と貼り合わせ、その間隙に液晶214を注入し て液晶装置を構成する(図12(h))。本例では、対 向基板は透明基板220上にカラーフィルター221、 ブラックマトリクス222、 | TO等からなる共通電極 223、及び配向膜215′を配して構成されている。 【0062】以下、簡単に本例の反射型液晶装置の駆動 方法を説明する。基板201にオンチップで形成された シフトレジスタ等の周辺駆動回路により、ソース領域2 07に信号電位を与え、それと同時にゲート電極205 にゲート電位を印加し、画素のスイッチングトランジス タをオン状態にし、ドレイン領域207′に信号電荷を 供給する。信号電荷はドレイン領域207′と、PWL 203との間に形成されるpn接合の空乏層容量に蓄積 され、A 1電極209を介して画素電極213に電位を 点で、ゲート電極205の印加電位を切り、画素スイッ チングトランジスタをオフ状態にする。信号電荷は前述 のpn接合容量部に蓄積されているため、 画業電極21 3の電位は、次に画素スイッチングトランジスタが駆動 されるまで固定される。この固定された画素電極213 の電位が、図12(h)に示された基板201と対向基 板220との間に封入された液晶214を駆動する。

【0069】本例のアクティブマトリクス基板は、図1 2(h)から明らかなように、画案電極213表面が平 滑であり、且つ、隣接する画系電極間間隙に絶縁層が埋 め込まれている。更に、不図示の駆動回路領域及びシー ル領域に形成された電極材料と該電極材料間に配された 絶縁層の表面が平坦なととから、その上に形成される配 向膜215表面も平滑で凹凸がない。

【0064】 これにより、液晶の介在する両面の凹凸に よって生じていた、入射光の散乱により光利用効率の低 下、ラビング不良によるコントラストの低下、画素電極 間の段差による横方向電界による輝線の発生が防止さ れ、表示画像の品質が向上する。

【0065】[第2の実施形態]以下に、本発明の第2 の実施形態について説明する。但し、本発明はそれぞれ の実施形態に限定されるものではなく、各実施形態の相 互の形態の技術を組み合わせたものをも包含する。ま た、液晶装置は、半導体基板を用いたもので記述してい るが、必ずしも半導体基板に限定されるものはなく、通 常の透明基板(ガラス基板)を用いてマトリクス基板を 形成してもよい。また、以下の説明では、画索スイッチ 柔子としてMOSFETやTFTを用いているが、ダイ オード型などの2端子型であってもいい。さらに、以下 に説明する液晶装置は、家庭用テレビはもちろん、ブロ ジェクタ、ヘッドマウントディスプレイ、3次元映像ゲ ーム機器、ラップトップコンピュータ、電子手帳、テレ ビ会議システム、カーナビゲーション、飛行機のパネル などの表示装置として有効である。

【0066】本実施形態の液晶パネル部の断面を図3に 示す。図において、1は半導体基板、2、21はそれぞ れp型及びn型ウェル、3、3′,3′はトランジスタ のソース領域、4はゲート領域、5,5′、5″はドレ イン領域である。

【0087】図3に示すように、表示領域のトランジス タは、20~35 Vという高耐圧が印加されるため、ゲ ート4に対して、自己整合的にソース、ドレイン層が形 成されず、オフセットをもたせ、その間にソース領域 3′, ドレイン領域5′に示す如く、pウェル中の低濃 度のn 層、nウェル中の低濃度のp 層が設けられ る。ちなみにオフセット重はO.5~2.0 umが好適で ある。一方、周辺回路の一部の周辺領域が図3の左側に 示されているが、周辺領域の一部の回路は、ゲート電極 に対して、自己整合的にソース、ドレイン領域が形成さ 与える。画素電極213の電位が所望の電位に達した時 50 れている。周辺回路の一部を自己整合構造としたのは、

かかる周辺回路の一部がロジック系回路であり、との部分は、1.5~5 V 系駆動でよいため、トランジスタサイズの縮小、及びトランジスタの駆動力向上のためには、自己整合構造が望ましいからである。ととでは、ソース、ドレインのオフセットについて述べたが、その有無だけでなく、オフセット量をそれぞれの耐圧に応じて変化させたり、ゲート長の最適化が有効である。

【0068】半導体基板1はp型半導体からなり、基板の電位は最低電位(通常は、接地電位)であり、n型ウェルは、表示領域の場合には画索に印加する電圧すなわ 10 ち20~35 Vがかかり、一方、周辺回路の一部は、ロジック系回路では、一般にロジック駆動電圧1.5~5 Vがかかる。上記の構造により、それぞれ電圧に応じた最適なデバイスを構成でき、チップサイズの縮小のみならず、駆動スピードの向上による高画素表示が実現可能になる。

【0069】また、図3において、8はフィールド酸化 膜、8'はPSG(リンガラス),NSG(ノンドープ ガラス)、BPSG等の絶縁層、10はデータ配線につ ながるソース電極、11は画素電極につながるドレイン 20 電極、12は反射鏡を兼ねる画索電極である。また、1 2' は駆動回路領域及びシール領域に形成された画素電 極部材である。また、7は表示領域及び周辺領域を覆う 遮光層で、Ti、TiN.W、Mo等が適しており、表 示領域内はかりでなく、周辺回路の領域にも同一の工程 で、真空蒸着法やスパッタ法等で成膜後、バターニング して形成する。この遮光層ではチップのほぼ全面を覆う ため、照射光の遮光性が向上し、漏れ光によるトランジ スタの誤動作を防ぐ効果を有する。図3に示すように、 上記遮光層7は、表示領域では、画素電極12とドレイ 30 ン電極11との接続部を除いてトランジスタ等を覆うよ うにしているが、周辺回路領域の遮光層 7 では、ビデオ 根、クロック線等、配線容量が重くなると不都合な領域 は、上記遮光層7を除いてある。上記遮光層7がのぞか れた部分は照明光の光が混入し、回路の誤動作を起こす 可能性があるため、上記遮光層7を除いた領域上は、画 紫電極12の層でおおう工夫がなされている。

【0070】また、8は遮光層7の下部の絶縁層で、P-SiO(ブラズマCVDで作られたSiO)層18上にSOG(Spin Cn Glass)により平坦化処理を施し、そのP-SiO層18をさらに、ブラズマSiNやP-SiO層8でカバーし、絶縁層8の安定性を確保した。【0071】また、9は画素毎の反射電極12と遮光層7との間及び各反射電極12間に設けられた絶縁層で、この絶縁層9を介して反射電極12の電荷保持容量となっている。絶縁層9の隙厚は、遮光層7のTi, TiN, Mo、W等の平坦なメタル上に設けることにより、500~5000オングストローム程度の膜厚が好適である。また、遮光層7は周辺領域にも表示領域19における遮光層と同一工程で同時にTi, TiN, Mo、W

等で形成される。さらに絶縁層9についても周辺領域に表示領域と同一工程で同時に形成し、反射電極12についても同様である。

【0072】さらに、14は液晶材料、15は反射電極 12に対向する共通透明電極、16は透明な対向基板、 19は表示領域、20は反射防止膜である。また、1 7、17、は高速度不純物領域である。

[0073]また、13は共通透明電極15と対向基板 18との間に設けられた反射防止用膜で、界面の液晶の 屈折率を考慮して、界面反射率が軽減されるように構成 される。その場合、対向基板18と、透過電極15の屈 折率よりも小さい絶縁膜が好適である。

【0074】図3に示すように、トランジスタ下部に形成されたウェル2、2 と同一極性の高濃度不純物層17.17 は、ウェル2.2 の周辺部及び内容に形成されており、高振幅な信号がソースに印加されても、ウェル電位は、低抵抗層で所望の電位に固定されているため、安定しており、高品質な画像表示が実現できた。さらに n型ウェル2 と p型ウェル2 との間には、フィールド酸化膜を介して上記高濃度不純物層17,17 が設けられており、通常MOSトランジスタの時に使用されるフィールド酸化膜直下のチャネルストップ層を不要にしている。

【0075】とれらの高濃度不純物層17,17 は、ソース、ドレイン層形成プロセスで同時にできるので作製プロセスにおけるマスク枚数、工数が削減され、低コスト化が図れた。

【0076】次に、本実施形態の平面図を図4に示す。 図において、21は水平シフトレジスタ(HSR)、2 2は垂直シフトレジスタ(VSR)、23はnチャンネルMOSFET、24はpチャンネルMOSFET、2 5は保持容量、26は液晶層で、27は信号転送スイッチFET、28はリセットスイッチFET、29はリセットパルス入力端子、30はリセット電源端子、31は映像信号の入力端子である。また、19は表示領域を示している。

【0077】また、保持容量25は、適素雑極12と共 通透明電極15の間の信号を保持するための容量であ る。ウェル領域2には、基板電位を印加する。本実施形 態では、各行のトランスミッションゲート構成を、上か ち1行目は上がnチャンネルMOSFET23で、下が pチャンネルMOSFET24、2行目は上がpチャン ネルMOSFET24で、下がnチャンネルMOSFE T23とするように、隣り合う行で順序を入れ換える構 成にしている。以上のように、ストライブ型ウェルで表 示領域の周辺で電源線とコンタクトしているだけでな く、表示領域にも、細い電源ラインを設けコンタクトを とっている。

ある。また、遮光層 7 は周辺領域にも表示領域 1.9 にお 1.007.8 との時、ウェルの抵抗の安定化がカギになける遮光層と同一工程で同時に1.00 では、1.00 の、1.00 で、1.00 の、1.00 で、1.00 では、1.00 で、1.00 で、1.00 で、1.00 で、1.00 で、1.00 で、1.00 で、1.00 で、1.00 では、1.00 で、1.00 で、

域内部でのコンタクト面積又はコンタクト数をpウェル のコンタクトより増強する構成を採用した。pウェル は、p型基板で一定電位がとられているため、基板が低 抵抗体としての役割を演ずる。したがって、島状になる nウェルのソース、ドレインへの信号の入出力による振 られの影響が大きくなりやすいが、それを上部の配線層 からのコンタクトを増強するととで防止できた。これに より、安定した高品位な表示が実現できた。

【0079】映像信号(ビデオ信号、パルス変調された され、水平シフトレジスタ21からのパルスに応じて信 号転送スイッチ27を閉閉し、各データ配線に出力す る。垂直シフトレジスタ22からは、選択した行のnチ ャンネルMOSFET23のゲートへはハイパルス、p チャンネルMOSFETのゲートへはローバルスを印加

【0080】以上のように、画索部のスイッチは、単結 晶のCMOSトランスミッションゲートで構成されてお り、画素電極へ書き込む信号が、MOSFETのしきい 値に依存せず、ソースの信号フル書き込める利点を有す 20

【0081】又、スイッチが、単結晶トランジスタから 成り立っており、polysi-TFTの結晶粒界での 不去定な振まい等がなく、バラツキのない高信頼性な高 速駆動が実現できる。

【0082】次にパネル周辺回路の構成について、図5 を用いて説明する。図5において、37は表示領域、3 2はレベルシフター回路、33はビデオ信号サンプリン グスイッチ、34は水平シフトレジスタ、35はビデオ 信号入力端子、36は垂直シフトレジスタである。

【0083】以上に示す構成により、H. Vともにシフ トレジスタ等のロジック回路は、ビデオ信号振幅によら ず1.5~5∨程度と極めて低い値で駆動でき、高速、 低消費電圧化が達成できた。ととでの水平、垂直SR は、走査方向は選択スイッチにより双方向可能なものと なっており、光学系の配置等の変更に対して、パネルの 変更なしに対応でき、製品の異なるシリーズにも同一バ ネルが使用でき低コスト化が図れるメリットがある。

又、図5においては、ビデオ信号サンプリングスイッチ は、片側極性の1トランジスタ構成のものを記述した。 が、とれに限らず、CMOSトランスミッションゲート 構成にすることにより入力ビデオ線をすべてを信号線に 書き込むことができることは、含うまでもない。

【0084】又、CMOSトランスミッションゲート機 成にした時、NMOSゲートとPMOSゲート面積や、 ゲートとソードレインとの重なり容量の違いにより、ビ デオ信号に振られが生じる課題がある。これにはそれぞ れの極性のサンプリングスイッチのMOSFETのゲー ト重の約1/2のゲート量のMOSFETのソースとド レインとを信号根にそれぞれ接続し、逆相パルスで印加 50 ァー回路、54はアンフである。このアンプ54は、パ

することにより振られが防止でき、さわめて良好なビデ オ信号が信号根に書き込れた。とれにより、さらに高品 位の表示が可能になった。

【0085】次に、ビデオ信号と、サンプリングパルス の同期を正確にとる方向について図6を用いて説明す る。このためには、サンブリングパルスのdelay量 を変化させる必要がある。42はバルスdelay用イ ンパータ、43はどのdelay用インバータを選択す るかを決めるスイッチ、44はdelay量が制御され デジタル信号など)は、映像信号入力端子31から入力 10 た出力、45は容量(outBは逆相出力、outは同 相出力)である。46は保護回路である。

> [0086] SEL1 (SEL1B) からSEL3 (S ELSB)の組み合わせにより、delay用インバー タ42を何コ通過するかが選択できる。

【0087】との同期回路がパネルに内蔵している事に より、パネル外部からのパルスのdelay量が、R. G. B3板パネルのとき、治具等の関係で対称性がくず れても、上記選択スイッチで調整でき、R.G.Bのバ ルス位相高域による位置ずれがない良好な表示画像が得 られた。又、パネル内部に温度測定ダイオードを内蔵さ せ、その出力によりdelay量をテーブルから参照し 温度補正することも有効である事は言うまでもない。

【0088】次化、液晶材との関係について説明する。 図3では、平坦な対向基板構造のものを示したが、共通 電極基板16は、共通透明電板15の界面反射を防ぐた め、凹凸を形成し、その表面に共通透明電極15を設け ている。また、共通電極基板16の反対側には、反射防 止膜20を設けている。 とれらの凹凸形状の形成のため に、微少な粒径の砥粒により砂ずり研磨をおとなう方式 30 も高コントラスト化に有効である。

【0089】液晶材料としては、ポリマー・ネットワー ク液晶PNLCを用いた。ただし、ポリマー・ネットワ ーク液晶として、ポリマー分散液晶、PDLCなどを用 いてもいい。ポリマー・ネットワーク液晶PNLCは、 重合相分離法によって作製される。液晶と重合性モノマ ~やオリゴマ~で溶液をつくり、通常の方法でセル中に 注入した後、UV重合によって液晶と高分子を相分離さ せ、液晶中に細目状に高分子を形成する。PNLCは多 くの液晶 (70~90wt%) を含有している。

【0080】PNLCにおいては、屈折率の異方性(△ n)の高いネマチック液晶を用いると光散乱が強くな い、誘電異方性($\Delta \epsilon$)の大きいネマチック液晶を用い ると低電圧で駆動が可能となる。 ポリマー・ネットワー クのおおきさ、すなわち網目の中心問距離が1~1.5 (µm)の場合、光散乱は高コントラストを得るのに十 分強くなる。

【0091】次に、シール構造と、パネル構造との関係 について、図7を用いて説明する。図7において、51 はシール部、52は電極パッド、53はクロックバッフ

ネル電気検査時の出力アンブとして使用するものであ る。55は対向基板の電位をとるAgペースト部、56 は表示部、57は水平・垂直シフトレジスタ(HSR. VSR)等の周辺回路部である。図7に示した例では、 シールの内部にも、外部にも、total chip sizeが小さ くなるように、回路を設ける構成とした。本実施形態で は、バッドの引き出しをバネルの片辺側の1つに集中さ せているが、長辺側の両辺でも又、一辺でなく多辺から のとり出しも可能で、高速クロックをとり扱うときに有 効である。

【0092】さらに、本実施形態のパネルは、Si基板 等の半導体基板を用いているため、プロジェクタのよう に強力な光が照射され、基板の側壁にも光があたると、 基板電位が変動し、パネルの誤動作を引き起とす可能性 がある。したがって、パネルの側壁及び、パネル上面の 表示領域の周辺回路部は、遮光できる基板ホルダーとな っており、又、Si基板の裏面は、熱伝導率の高い接着 剤を介して熱伝導率の高いCu等のメタルが接続された ホルダー稼造となっている。

【0093】次に、本実施形態の反射型液晶パネルを組 20 み込む光学システムについて、図9を用いて説明する。 図9において、71はハロゲンランプ等の光源、72は 光源像をしばり込む集光レンズ、73,75は平面状の 凸型フレネルレンズ、74はR、G、Bに分解する色分 解光学家子で、ダイクロイックミラー、回折格子等が有 効である。

【0094】また、78はR、G、B光に分離されたそ れぞれの光をR. G、B3パネルに導くそれぞれのミラ 一、77は集光ビームを反射型液晶パネルに平行光で照 明するための視野レンズ、78は反射型液晶素子、79 30 の位置にしぼりがある。また、80は投射レンズ、81 はスクリーンで、通常、投射光を平行光へ変換するフレ ネルレンズと上下、左右に広視野角として表示するレン チキュラレンズの2板より構成されると、明瞭な高コン トラストで明るい画像を得る。図9の構成では、1色の ハネルのみ記載されているが、色分解光学素子74から しぼり部79の間は3色それぞれに分離されており、3 板パネルが配置されている。又、反射型液晶装置パネル 表面にマイクロレンズアレーを設け、異なる入射光を異 なる面柔領域に照射させる配置をとることにより、3板 40 のみならず、単板構成でも可能であることは言うまでも ない。液晶素子の液晶層に電圧が印加され、各画素で正 反射した光は、79に示すしばり部を透過しスクリーン 上に投射される。

【0085】一方、電圧が印加されずに、液晶層が飲乱 体となっている時、反射型液晶素子へ入射した光は、等 方的に散乱し、79に示す絞り部の開口を見込む角度の 中の散乱光以外は、投射レンズにはいらない。とれによ り黒を表示する。以上の光学系からわかるように、個光

で投射レンズにはいるため、従来よりも2-3倍明るい 表示が実現できた。実施例でも述べたように、対向基板 表面、界面には、反射防止対策が施されており、フィズ 光成分も極めて少なく、高コントラスト表示が実現でき た。又、パネルサイズが小さくできるため、すべての光 学素子(レンズ、ミラーetc.)が小型化され、低コ スト、軽量化が達成された。

20

【0098】又、光源の色ムラ、輝度ムラ、変動は、光 顔と光学系との間にインテグレタ (はえの目レンズ型ロ ッド型)を挿入するととにより、スクリーン上での色ム ラ、輝度ムラは、解決できた。

【0097】また、周辺領域の電極12は、電気的に固 定されず、フローティングの状態になっている。また、 進光層7の電位は、例えば液晶の駆動電圧が27 Vの場 合、その半分の13.5 Vに固定する。このように、液 晶の駆動電圧によるが、任意の固定電位に固定される。 【0088】上記液晶パネル以外の周辺電気回路につい て、図10を用いて説明する。図において、85は電源 で、主にランプ用電源とパネルや信号処理回路駆動用シ ステム電源に分離される。88はブラグ、87はランプ 温度検出器で、ランブの温度の異常があれば、制御ボー ド88によりランプを停止させる等の制御を行う。これ は、ランプに限らず、88のフィルタ安全スイッチでも 同様に制御される。たとえば、高温ランブハウスボック スを開けようとした場合、ボックスがあかなくなるよう な安全上の対策が施されている。90はスピーカー 9 1は音声ボードで、要求に応じて3Dサウンド、サラウ ンドサウンド等のプロセッサも内蔵できる。82は拡張 ボード1で、ビデオ信号用5端子、ビデオ信号用コンポ シット映像、音声等の外部装置96からの入力端子及び どの信号を選択するかの選択スイッチ95、チューナ9 4からなり、デコーダ93を介して拡張ボード2へ信号 が送られる。一方、拡張ボード2は、おもに、別系列か ちのビデオやコンピュータのDsub15ピン端子を有 し、デコーダ83からのビデオ信号と切り換えるスイッ チ100を介して、A/Dコンパータ101でdigital 信号に変換される。

【0099】また、103は主にビデオRAM等のメモ リとCPUとからなるメインボードである。A/Dコン パータ101でA/D変換したNTSC信号は、一端メ モリに蓄積され、高画素数へうまく割りあてるために、 液晶素子数にマッチしていない空き素子の不足の信号を 補間して作成したり、液晶表示素子に適したγ変換エッ ジ階調、ブライト調整バイアス調整etcの信号処理を 行う。NTSC信号でなく、コンピュータ信号も、たと えばVGAの信号がくれば、高解像度のXGAパネルの 場合、その解像度変換処理も行う。一画像データだけで なく、複数の画像データのNTSC信号にコンピュータ **信号を合成させる等の処理もこのメインポード103で** 板が不要で、しかも画素電極の全面が信号光が高反射率 SO 行う。メインポード103の出力はシリアル・パラレル 変換され、ノイズの影響を受けにくい形態でヘッドボード104に充られる。ことで、再度パラレル/シリアル変換後、D/A変換し、パネルのビデオ線数に応じてアンブを介して、B. G. R色のパネル105、106、107へ信号を書き込む。102はリモコン操作パネルで、コンピュータ画面も、TVと同様の感覚で、簡単操作可能となっている。

【0100】[第3の実施形態]ととでは、本発明の第3の実施形態による液晶装置(バネル)にマイクロレンズを設けて様成した所謂単板式のフルカラー表示装置に 10ついて説明する。

【0101】本出願人は、従来のマイクロレンズ付表示パネルを用いた投写型表示装置においてはR. G. Bのモザイク構造が目立ち、表示画像の品位が著しく低下するという点を解決するものとして、特願平9-92646号において、新規な表示パネルを提案した。特願平9-72646号で提案した表示パネルは、第1、第2、第3の色画素の3つの色画素のうちの第1、第2の色画素の組み合わせを第1方向に、故第1、第3の色画素の組み合わせを該第1方向と異なる第2方向に数第1の色 20 画案を共有するように配置した画素ユニットを基板上に所定のビッチで2次元的に配列した画素ユニットを基板上に所定のビッチで2次元的に配列した画素ユニットアレイと、数第1方向と第2方向の2つの色画素のビッチを1ビッチとするマイクロレンズを複数個、酸基板上の画素ユニットアレイ上に2次元的に配列したマイクロレンズアレイとを有している表示パネルである。

【0102】ととでは、特額平9-72848号において提案された表示バネルを、本発明の液晶装置及び表示 装置に適用した例について説明する。

【0103】図13に本実施形態の液晶表示装置を用い 30 た前面及び背面投写型液晶表示装置光学系の構成図を示す。本図はその上面図を表す図13(a)、正面図を表す図13(b)、側面図を表す図13(c)から成っている。

【0104】図13において、1301はマイクロレンズ付の液晶装置を用いた表示パネル(液晶パネル)で表示した画像情報をスクリーンに投射する投影レンズ、1302はマイクロレンズ付液晶パネル、1303は例えばS偏光を透過し、P偏光を反射する偏光ピームスブリッター(PBS)、1340はR(赤色光)反射ダイクロイックミラー、1341はB/G(青色&緑色光)反射ダイクロイックミラー、1343は全色光を反射する高反射ミラー、1350はフレネルレンズ、1351は凸レンズ(正レンズ)、1306はロッド型インテグレーター、1307は楕円リフレクター、1308はメタルハライド、UHP等のアークランプである。

【0105】ととで、R (赤色光) 反射ダイクロイック ミラー1340、B/G (骨色&緑色光) 反射ダイクロ イックミラー1341. B (青色光) 反射ダイクロイッ 50

クミラー1342はそれぞれ図14に示したような分光 反射特性を有している。そしてこれらのダイクロイックミラーは高反射ミラー1343とともに、図15の斜視 図に示したように3次元的に配置されており、後述するように白色照明光をRGBに色分解するとともに、液晶パネル1302に対して各原色光が、3次元的に異なる方向から該液晶パネル1302を照明するようにしている。

2.2

[0106] とこで、光束の進行過程に従って説明すると、まず光源のランプ1308からの出射光束は白色光であり、楕円リフレクター1307によりその前方のインテグレータ1306内を反射を繰り返しながら進行するにつれて光束の空間的強度分布が均一化される。そしてインテグレーター1306を出射した光束は凸レンズ1351とフレネルレンズ1350とにより、x軸一方向(図13(b)の正面図基準)に平行光束化され、まず B反射ダイクロ19イックミラー1342に至る。

【0107】とのB反射ダイクロイックミラー1342ではB光(青色光)のみが反射され、z軸-方向つまり下側(図13(b)の正面図基準)にz軸に対して所定の角度でR反射ダイクロイックミラー1340に向かう。一方B光以外の色光(R/G光)はこのB反射ダイクロイックミラー1342を通過し、高反射ミラー1343により直角にz軸-方向(下側)に反射され、やはりR反射ダイクロイックミラー1340に向かう。

【0108】 ここで、B反射ダイクロイックミラー1342と高反射ミラー1343は共に図13(a)の正面図を基化して言えば、インテグレーター1306からの光束(x軸-方向)を2軸-方向(下側)に反射するように配置しており、高反射ミラー1343はy軸方向を回転軸にx-y平面に対して丁度45°の傾きとなっている。それに対してB反射ダイクロイックミラー1342はやはりy軸方向を回転軸にx-y平面に対して、この45°よりも浅い角度に設定されている。

【0108】従って、高反射ミラー1343で反射されたR/G光はz軸ー方向に直角に反射されるのに対して、B反射ダイクロイックミラー1342で反射されたB光はz軸に対して所定の角度(x-z面内チルト)で下方向に向かう。ととで、B光とR/G光の液晶パネル1302上の照明範囲を一致させるため、各色光の主光線は液晶パネル1302上で交差するように、高反射ミラー1343とB反射ダイクロイックミラー1342のシフト量およびチルト量が選択されている。

【0110】次に、前述のように下方向(z 軸-方向)に向かったR/G/B光はR反射ダイクロイックミラー1340とB/G反射ダイクロイックミラー1341に向かうが、これらはB反射ダイクロイックミラー1342と高反射ミラー1343の下側に位置し、まず、B/G反射ダイクロイックミラー1341はx軸を回転軸に

x-2面に対して45 傾いて配置されており、R反射 ダイクロイックミラー1340はやはりx軸方向を回転 軸にx-z平面に対してこの45゚よりも浅い角度に設 定されている。

【0111】従って、これらに入射するR/G/B光の うち、まずB/G光はR反射ダイクロイックミラー13 40を通過して、B/G反射ダイクロイックミラー13 41により直角にY軸+方向に反射され、PBS130 3を通じて偏光化された後、x-z面に水平に配置され た液晶パネル1302を照明する。

【0112】とのうちB光は、前述したように(図13 (a)、図13(b)参照)、x軸に対して所定の角度 (x-z面内チルト)で進行しているため、B/G反射 ダイクロイックミラー1341による反射後は、y軸に 対して所定の角度(x-y面内チルト)を維持し、その 角度を入射角(x-y面方向)として該液晶パネル13 02を照明する。

【0113】G光についてはB/G反射ダイクロイック ミラー1341により直角に反射し、y軸+方向に進 み、PBS1303を通じて偏光化された後、入射角 0 20 * つまり垂直に該液晶パネル1302を照明する。

【0114】また、R光については、前述のようにB/ G反射ダイクロイックミラー1341の手前に配置され たR反射ダイクロイックミラー1340によりR反射ダ イクロイックミラー1340にてソ軸+方向に反射され るが、図13(c)(側面図)に示したようにy軸に対 して所定の角度 (ソー z 面内チルト) で y 軸+方向に進 み、PBS1303を通じて偏光化された後、該液晶バ ネル1302をとのソ軸に対する角度を入射角(y-2 面方向)として照明する。

【0115】また、前述と同様にRGB各色光の液晶パ ネル1302上の照明範囲を一致させるため、各色光の 主光線は液晶パネル1302上で交差するように、B/ G反射ダイクロイックミラー1341とR反射ダイクロ イックミラー1340のシフト量およびチルト量が選択 されている。

【0116】さらに、図14(a)に示したようにB反 射ダイクロイックミラー1341のカット波長は480 nm、図14(b)に示したようにB/G反射ダイクロ イックミラー1341のカット波長は570nm、図2 40 7 (c) に示したようにR反射ダイクロイックミラー1 340のカット波長は600ヵmであるから、不要な橙 色光はB/G反射ダイクロイックミラー1341を透過 して捨てられる。これにより最適な色パランスを得ると とができる。

【0117】そして後述するように液晶パネル1302 にて各R、G、B光は反射&偏光変調され、PBS13 03に戻り、PBS1303のPBS面1303aにて x軸+方向に反射する光束が画像光となり、投影レンズ れる.

【0118】ところで、該液晶パネル1302を照明す る各R、G、B光は入射角が異なるため、そとから反射 されてくる各RGB光もその出射角を異にしているが、 投影レンズ1301としてはこれらを全て取り込むに十 分な大きさのレンズ径及び閉口のものを用いている。た。 だし、投影レンズ1301に入射する光束の傾きは、各 色光がマイクロレンズを 2 回通過することにより平行化 され、液晶パネル1302への入射光の傾きを維持して 10 いる。

24

【0119】ところが図25に示したように従来例の透 過型では、液晶パネルを出射した光束はマイクロレンズ の集光作用分も加わってより大きく広がってしまうの で、この光束を取り込むための投影レンズはさらに大き な開口数が求められ、大型で高価なレンズとなってい た。

【0120】図25において、1316は複数のマイク ロレンズ1316aを所定のビッチで配列したマイクロ レンスアレイ、1317は印加された電界強度により配 向を変化する液晶層、1318はR(赤色), G(緑 色)、B(青色)の各画素である。赤、緑、青色の各色 の照明光R、G、Bをそれぞれ異なる角度から液晶パネ ルしPに当て、マイクロレンズ13168の集光作用に より各色光がそれぞれ異なる色画索1318に入射する ようにしている。これによって、カラーフィルターを不 要とすると共に、高い光利用率を可能にした表示パネル を構成している。このような表示パネルを用いた投写型 表示装置は単板液晶パネルにても明るいフルカラー映像 を投写表示することができるようになっている。

【0121】しかしながら、このようなマイクロレンズ 30 付の表示パネルを用いた投写型表示装置では、その投写 表示画像のR, G, Bの各色画素1318がスクリーン 上に拡大投影されたものになる。とのため、図26に示 したように、R. G. Bのモザイク構造が目立ってしま い、これが表示画像の品位を着しく低下してしまうとい う欠点を有していたのである。

【0122】これに対して、本実施形態では液晶パネル 1302からの光束の広がりはとのように比較的小さく なるので、より小さな隣口数の投影レンズでもスクリー ン上で十分に明るい投影画像を得ることができ、より小 型な安価な投影レンズを用いることが可能になる。且 つ、R.G.Bのモザイク横造が目立つのが抑えられる のである。すなわち、図26に示す縦方向に同一色が並 ぶストライプタイプの表示方式の例を本実施形態に用い ることも可能であるが、後述するマイクロレンズを用い た液晶パネルの場合は好ましくない。

【0123】次に、ととで用いる本発明液晶パネル13 02について説明する。図18に該液晶パネル1302 の拡大断面模式図(図13(c)のy-z面に対応)を 1301を通じて、スクリーン(不図示)に拡大投影さ 50 示す。図16において、1321はマイクロレンズ基板

(ガラス基板)、1322はマイクロレンズ、1323 はシートガラス、1324は透明対向電極、1325は 液晶層、1326は画業電極、1327はアクティブマ トリックス駆助回路部、1328はシリコン半導体基板 である。マイクロレンズ1322はいわゆるイオン交換 法によりガラス基板(アルカリ系ガラス)1321の表 面上に形成されており、画素電極1328のピッチの倍 のピッチで2次元的アレイ構造を有し、とれによりマイ クロレンズアレイを成している。

とで、本実施形態では、R, G, B 画素が、1パネルに 集約されており、1画素のサイズは小さくなる。従っ て、開口率を上げることの重要性が大きく、集光された 光の範囲には、反射電極が存在していなければならず、 第1~第5の実施形態で説明した構成が重要となる。 【0125】液晶層1325は反射型に適応したいわゆ るDAP、HAN等のECBモードのネマチック液晶を 採用しており、不図示の配向層により所定の配向が維持 されている。 画素電極1326はA1 (アルミ) から成 り、反射鏡を兼ねており、表面性を良くして反射率を向 20 上させるため、パターニング後の最終工程で前述したい わゆるCMP処理を施している。

【0126】アクティブマトリックス駆動回路部132 7はシリコン半導体基板1328上に設けられている。 **ことで、ドライバーとして水平方向回路と垂直方向回路** を含むアクティブマトリックス駆動回路1327はR. G. Bの各原色映像信号を所定の各R, G. B國素に書 き込むように存成されており、該各面素電極1326は カラーフィルターは有さないものの、前記アクティブマ トリックス駆動回路1327にて書き込まれる原色映像 30 信号により各R、G、B画素として区別され、後述する 所定のR、G、B画素配列を形成している。

【0127】ととで、液晶パネル1302に対して照明 するG光について説明する。前述したようにG光はPB S1303により偏光化されたのち該液晶パネル130 2に対して垂直に入射する。この光線のうち1つのマイ クロレンズ1322aに入射する光線例を図中の矢印G (in/out) に示す。

【0128】とこに図示されたように該G光線はマイク ロレンズ1322により集光され、G画素電極1326 g上を照明する。そしてAlより成る該画素電極132 8gにより反射され、再び同じマイクロレンズ1322 aを通じてバネル外に出射していく。とのように液晶層 1325を往復通過する際、該G光線(偏光)は画素電 極1326gに印加される信号電圧により対向電極13 24との間に形成される電界による液晶の動作により変 調を受けて、該液晶パネルを出射し、PBS1303に 戻る。ことで、その変調度合いによりPBS面1303 aにて反射され、投影レンズ1301に向かう光量が変 なる。

【0129】一方、上述したように図16中断面(y-2面)内の斜め方向から入射してくるR光については、 やはりPBS1303により偏光されたのち、例えばマ イクロレンズ1322bに入射するR光根に注目する と、図中の矢印R (in)で示したように、該マイクロ レンズ1322bにより集光され、その真下よりも左側 にシフトした位置にあるR画業電極132Br上を照明 する。そして該画素単極1326 rにより反射され、図 【0 】 2 4 】 また、 1 2 5 2 は周辺シール部である。と 10 示したように今度は隣(-z 方向)のマイクロレンズ 1322aを通じて、パネル外に出射していく(R (ou t)).

> 【0130】この際、該R光線(偏光)はやはり画素電 極1326 r に印加される信号電圧により対向電板13 24との間に形成される画像信号に応じた電界による液 晶の助作により変調を受けて、該液晶パネルを出射し、 PBS1303に戻る。そして、その後のプロセスは前 述のG光の場合と全く同じように、画像光を投影レンズ 1301から投影される。

【0131】ところで、図16の描写ではG画業電極1 326 g上とR画案電極1326 r上の各G光とR光の 色光が1部重なり干渉しているようになっているが、と れは模式的に液晶層1325の厚さを拡大誇張して描い ているためであり、実際には該液晶層の厚さは1~5μ であり、シートガラス1323の50~100μに比べ て非常に輝く、画素サイズに関係なくこのような干渉は 起こらない。

【0132】次に、図17に本実施形態での色分解及び 色合成の原理説明図を示す。ととで、図17(A)は液 晶パネル1302の上面模式図、図17(B)、図17 (C)はそれぞれ該液晶パネル上面模式図に対するA-A′ (x方向)断面模式図、B-B′ (2方向)断面模 式図である。ととで、マイクロレンズ1322は、図1 7 (A)の一点鎖線に示すように、G光を中心として面 隣接する2色画素の半分ずつに対して1個が対応してい る。

【0133】 Cのうち図17(C)はy-z断面を表す 上記図18に対応するものであり、各マイクロレンズ1 322K入射するG光とR光の入出射の様子を表してい る。とれから判るように名G面柔電極は各マイクロレン ズの中心の真下に配置され、各R画素電極は各マイクロ レンズ間境界の真下に配置されている。従ってR光の入 射角はそのtanθが画素ピッチ(B&R画業)とマイ クロレンズ1322・画索電極1328間距離の比に等 しくなるように設定するのが好ましい。

【0134】一方、図17 (B) は該液晶パネル130 2のx-y断面を表す図16に対応するものである。こ のx-y断面については、第3の色面素としてのB画素 電極とG画素電極とが図17(C)と同様に交互に配置 化し、各画素のいわゆる濃淡階調表示がなされることに 50 されており、やはり各G画素電極は各マイクロレンズ1

322の中心の真下に配置され、第3の色画素としての 各B画業電極は各マイクロレンズ1322間の境界の真 下に配置されている。

【0135】ところで該液晶パネル1322を照明する B光については、前述したようにPBS1303による 偏光化後、図28中断面(x-y面)の斜め方向から入 射してくるため、R光の場合と全く同様に、各マイクロ レンズ1322から入射したB光線は、図示したように B画素電極1328bにより反射され、入射したマイク ロレンズ1322に対して、x方向に隣り合うマイクロ レンズ1322から出射する。B画素電極1326b上 の液晶による変調や液晶パネルからのB出射光の投影に ついては、前述のG光およびR光と同様である。

【0138】また、各B画素電極1326bは各マイクロレンズ間境界の真下に配置されており、B光の液晶パネルに対する入射角についても、R光と同様にそのtanもが画素ピッチ(G&B画素)とマイクロレンズ・画素電極間距離の比に等しくなるように設定するのが好ましい。

【0137】ところで、本実施形態の液晶パネルでは以 20上述べたように各R、G、B面素の並びが z 方向に対してはRGRGRG…の並びに、x 方向に対してはBGBGBG…の並びとなっているが、図17(A)はその平面的な並びを示している。このように各面素サイズは縦横共にマイクロレンズの約半分になっており、面素ビッチは x - z 両方向ともにマイクロレンズのそれの半分になっている。また、G画素は平面的にもマイクロレンズ中心の真下に位置し、R画素は z 方向のG画素間かつマイクロレンズ境界に位置し、B画素は x 方向のG画素間かつマイクロレンズ境界に位置している。また、1つの 30マイクロレンズ単位の形状は矩形(画素の2倍サイズ)となっている。

【0138】図18に本液晶パネルの部分拡大上面図を示す。ことで図中の破線格子1329は1つの絵葉を構成するR. G. B画素のまとまりを示している。尚. 画素ユニットを基板上に2次元的に所定のビッチで配列して、画素ユニットアレイを構成している。つまり、図16のアクティブマトリックス駆動回路部1327により各R. G. B画素が駆動される際、破線格子1329で示されるR. G. B画素ユニットは同一画素位置に対応40したR. G. B映像信号にて駆動される。

【0139】とこでR画素電極1326r、G画素電極1326g、B画素電極1326bから成る1つの絵素に注目してみると、まずR画素電極1326rは矢印r1で示されるようにマイクロレンズ1322bから前述したように斜めに入射するR光で照明され、そのR反射光は矢印r-2で示すようにマイクロレンズ1322aを通じて出射する。B画素電極1326bは矢印b1で示されるようにマイクロレンズ1322cから前述したように斜めに入射するB光で照明され、そのB反射光は

矢印 b 2 で示すようにやはりマイクロレンズ 1 3 2 2 a を通じて出射する。

【0140】また、G画素電極1326gは正面後面矢即g12で示されるように、マイクロレンズ1322aから前述したように垂直(紙面奥へ向かう方向)に入射するG光で照明され、そのG反射光は同じマイクロレンズ1322aを通じて垂直に(紙面手前に出てくる方向)出射する。

> 【0142】従って、図19には、本液晶パネル130 2からの全出射光をPBS1303および投影レンズ1 301を通じて、スクリーン1309に投写する概念図 を示している。図18に示すように、液晶パネル130 2を用いて、液晶パネル1302内のマイクロレンズ1 322の位置又はその近傍がスクリーン1309上に結 像投影されるように光学調整すると、その投影画像は図 21に示すようなマイクロレンズ1322の格子内に各 絵素を構成する該R、G、B画素ユニットからの出射光 が混色した状態つまり同画素混色した状態の絵案を構成 単位としたものとなる。本実施形態では、このように図 18に示す機成の表示パネル1302を用い、且つマイ クロレンズ1322の配置面又はその近傍がスクリーン 1909とほぼ共役関係となるようにして、スクリーン 1309面上でいわゆるR. G、Bモザイクが無い、質 感の高い良好なカラー画像表示が可能としている。

【0143】次に、本投写型液晶表示装置の駆動回路系 について、その全体ブロック図を図20に示す。こと で、1310はパネルドライバーであり、R. G、B映 像信号を形成するとともに、対向電極1324の駆動信 号、各種タイミング信号等を形成している。 1312は インターフェースであり、各種映像及び制御伝送信号を 標準映像信号等にデコードしている。また、1311は デコーダーであり、インターフェース1312からの標 準映像信号をR. G. B原色映像信号及び同期信号に、 即ち液晶パネル1302に対応した画像信号にデコード ・変換している。1314はパラストであり、楕円リフ レクター1307内のアークランプ1308を駆動点灯 する。1315は電源回路であり、各回路ブロックに対 して電源を供給している。1313は不図示の操作部を 内在したコントローラーであり、上記各回路ブロックを 総合的にコントロールするものである。

を通じて出射する。B画素電極1326bは矢印b1で 【0144】このように本投写型液晶表示装置は、その示されるようにマイクロレンズ1322cから前述した 駆動回路系は単板式ブロジェクターとしては、どく一般ように斜めに入射するB光で照明され、そのB反射光は 50 的なものであり、特に駆動回路系に負担を掛けるととな

く、前述したようなR、G、Bモザイクの無い良好な質感のカラー画像を表示するととができるものである。

【0145]ととろで図22に本実施形態における液晶パネルの別形態の部分拡大上面図を示す。ことではマイクロレンズ1322の中心真下位置にB画素電極1326bを配列し、それに対し左右方向にG画素1326rが交互に並ぶように、上下方向にR画素1326rが交互に並ぶように配列している。このように配列しても、絵素を構成するR. G. B画素ユニットからの反射光が1つの共通マイクロレンズから出射するように、B光を10年直入射、R/G光を斜め入射(同角度異方向)とすることにより、前実施形態と全く同様な効果を得ることができる。また、さらにマイクロレンズ1322の中心真下位遺にR画素を配列しその他の色画素を左右または上下方向にR画素に対してG. B画素を交互に並ぶようにしても良い。

【0146】[第4の実施形態]図23に本発明に係わる液晶パネルの第4の実施形態を示す。同図は本液晶パネル1320の部分拡大断面図である。前記第3の実施形態との相違点を述べると、まず対向ガラス基板として 20シートガラス1323を用いており、マイクロレンズ1220については、シートガラス1323上に熱可塑性樹脂を用いたいわゆるリフロー法により形成している。さらに、非画素部にスペーサー柱1251を感光性樹脂のフォトリソグラフィーにて形成している。

【0147】 該液晶パネル1320の部分上面図を図24(a)に示す。この図から判るようにスペーサー柱1251は所定の画素のピッチでマイクロレンズ1220の角隅部の非画素領域に形成されている。このスペーサー柱1251を通るA-A′断面図を図24(b)に示30す。このスペーサー柱1251の形成密度については10~100画素ピッチでマトリックス状に設けるのが好ましく、シートガラス1323の平面性と液晶の注入性というスペーサー柱数に対して相反するパラメーターを共に満足するように設定する必要がある。

【0148】また、本実施形態では金属膜パターンによる 通光層 1221を設けており、各マイクロレンズ境界部分からの漏れ光の進入を防止している。これにより、このような漏れ光による投影画像の彩度低下(各原色画像光の混色による)やコントラスト低下が防止される。従って本液晶パネル1320を用いて、第9の実施形態の如き液晶パネルを備えた投写型表示装置を構成するととにより、さらにメリハリのある良好な画質が得られるようになる。

[0149]

【発明の効果】本発明によれば、反射型液晶素子の周辺に配置されるシフトレジスタ等の周辺回路についても、液晶素子表面ばかりでなく周辺回路の表面にもPSG粕縁層と反射メタル電極とを重層してCMPで平坦化するととで、ウェハー上に製造する複数の液晶装置の品質を 50

一定に維持できるばかりでなく、各チップ内の平坦性が 向上し、製造上の効果は絶大である。

【0150】また、その後のラビング層と液晶とラビング層と共通電極とその上段の保護層とを重層することで、周辺回路の平坦さからゴーストや迷光を防止し、工程上の負担もなく、また液晶素子周辺から異物が出ることもなく、さらに、周辺回路部での液晶遮蔽のシールも容易になるという種々の実効的効果を奏し得る。

【0151】さらに、本発明に関わる投写型液品表示装置においては、マイクロレンズ付反射型液晶パネルとそれぞれ異なる方向から各原色光を照明する光子系等を用いて、1つの絵素を権成する1組のR、G、B画素からの液晶による変調後の反射光が同一のマイクロレンズを通じて出射するようにしたことにより、R、G、Bモザイクの無い関係の高い良好なカラー画像投写表示が可能となる。

【0152】また、各画素からの光束はマイクロレンズを2回通過してほぼ並行化されるので、マイクロレンズのビッチを画案ビッチの倍サイズとできて製造的にコストダウンとなり、また開口数の小さい安価な投影レンズを用いてもスクリーン上で明るい投影画像を得ることが可能になる。

【図面の簡単な説明】

【図1】本発明のマトリクス基板のCMP前の状態を示す核式図である。

【図2】本発明のマトリクス基板のCMP後の伏豫を示す模式図である。

【図3】本発明のCMPを用いて製造される液晶素子の 断面図である。

30 【図4】本発明による液晶裝置の概略的回路図である。

【図5】本発明による液晶のブロック図である。

【図6】本発明による液晶装置の入力部のディレイ回路 を含む回路図である。

【図7】本発明による液晶装置の液晶パネルの概念図である。

【図8】液晶装置の製造上のエッチング処理の良否を判断するグラフである。

[図9]本発明の液晶装置を用いた液晶プロジェクター の模式図である。

10 【図10】本発明の液晶装置を用いた液晶プロジェクターの内部を示す回路プロック図である。

【図11】本発明の液晶装置をCMPを用いて製造する 製造工程を示す模式である。

【図12】本発明の液晶装置をCMPを用いて製造する 製造工程を示す模式である。

【図13】本発明の投写型表示装置の1例を示す模式図である。

【図14】本発明の投写型表示装置に用いたダイクロイックミラーの分光反射特性図である。

0 【図15】本発明の投写型表示装置の色分解照明部の斜

視図である。

【図16】本発明の液晶パネルの1例を示す断面図であ

【図17]本発明の液晶パネルの色分解色合成の原理説 明図である。

【図18】本発明の液晶パネルの1例についての部分拡 大上面図である。

【図19】本発明の投写型表示装置の投影光学系を示す 模式図である。

【図20】本発明の投写型表示装置の駆動回路系を示す 10 23 nMOS ブロック図である。

【図21】本発明の投写型表示装置の1例についてのス クリーン上の投影像の部分拡大図である。

【図22】本発明の液晶パネルの1例についての部分拡 大上面図である。

【図23】本発明の液晶パネルの1例を示す模式図であ る。

【図24】本発明の液晶パネルの1例についての部分拡 大上面図と部分拡大断面図である。

【図25】従来のマイクロレンズ付の透過型液晶パネル 20 43 スイッチ の部分拡大断面図である。

【図26】マイクロレンズ付の透過型液晶パネルを用い た従来の投写型表示装置でのスクリーン上投影像の部分 拡大図である。

【図27】出願人が先に出願した液晶装置の製造プロセ スの1例を説明するための模式図である。

【図28】従来の液晶装置の製造プロセスの1例を説明 するための模式図である。

【図29】従来の液晶装置の製造プロセスの 1 例を説明 するための模式図である。

【符号の説明】

- 1 基板
- 9 絶縁層
- 12 面索電極

12" 周辺面素電極部材

250 画素表示領域

260 駆動回路

270 シール領域

280 溝

1 半導体基板

2, 2' p型及びn型ウェル

3.3 ソース領域

4 ゲート領域

5, 5' ドレイン領域

B LOCOS絶縁層

7 遮光層

PSG

9 プラズマSiN

10 ソース電極

11 連結電極

12 反射電極&画業電極

13 反射防止膜

14 液晶層

15 共通透明電極

16 対向監板

17 高温度不純物領域

19 表示領域

20 反射防止膜

21.22 シフトレジスタ

24 pMOS

25 保持容量

27 信号転送スイッチ

28 リセットスイッチ

29 リセットパルス入力端子

30 リセット電源端子

31 映像信号入力端子

32 昇圧レベルシフター 42 バルスdelay用インバータ

44 出力

45 容量

46 保護回路

51 シール部

52 電極バッド 53 クロックバッファー

71 光源

72 集光レンズ

73.75 フレネルレンズ

30 74 色分解光学素子

76 ミラー

77 視野レンズ

78 液晶装置

78 絞り部

80 投影レンズ

81 スクリーン

85 電源

86 ブラグ

87 ランブ温度検出

40 88 制御ボード

89 フィルタ安全スイッチ

103 メインボード

104 液晶パネルドライブヘッドボード

105, 106, 107 液晶装置

1220 マイクロレンズ (リフロー熱ダレ式)

1251 スペーサー柱

1252 周辺シール部

1301 投影レンズ

1302 マイクロレンズ付液晶パネル

50 1303 偏光ビームスプリッター (PBS)

(18)

*1325 液晶

1326 画業電極

1328 シリコン半導体基板

1340 R反射ダイクロイックミラー

1342 B反射ダイクロイックミラー

1351 第1コンデンサーレンズ

1341 B/G反射ダイクロイックミラー

1328 基本絵案単位

1343 高反射ミラー

特開平10~177181

33

1308 ロッド型インテグレータ

1307 裕円リフレクター

1308 アークランブ

1309 スクリーン

1310 パネルドライバー

1311 デコーダー

1312 インターフェース回路

1314 パラスト (アークランブ点灯回路)

1920 マイクロレンズ付液晶パネル


1321 マイクロレンズガラス基板

1322 マイクロレンズ (インデックス分布式) ~

1323 シートガラス

1324 対向透明電極


(図1)




【図2】


10 1350 フレネルレンズ (第2コンデンサーレンズ)


1327 アクティブマトリックス駆動回路部



[図3]











) R C B 製色調在重色


【図21]

















【图22】





[図27]





[図23]





フロントページの続き

(72)発明者 博松 克巴 東京都大田区下丸子3丁目30番2号 キャ ノン株式会社内

(72)発明者 小山 理 東京都大田区下丸子3丁目30番2号 キャ ノン株式会社内